본문 바로가기
지식/컴퓨터아키텍쳐

Instructions(1)

by 칙칙폭폭 땡땡 2025. 10. 7.
반응형

RISC-V 명령어들의 instruction

add Instruction

add rd, rs1, rs2

rd = 결과를 저장할 목적지 레지스터

rs1, rs2 = 더할 소스 레지스터

rd ← rs1 + rs2

addi Instruction

addi rd, rs1, imm

rd = 결과를 저장할 목적지 레지스터

rs1 = 소스 레지스터

imm = immediate, 상수

Word-Addressable Memory

워드는 CPU가 한번에 처리하는 기본 데이터 단위

RISC-V에서 word = 32비트 (4byte)

메모리 주소가 워드 단위로 매겨지는 방식

주소 0 (00000000) = Word 0 (4 bytes) (0 ~ 3)

주소 1 (00000001) = Word 1 (4 bytes) (4 ~ 7)

주소 2 (00000002) = Word 2 (4 bytes) (8 ~ 11)

lw Insturction

lw rd, offset(base)

rd = 결과가 저장될 레지스터

base = 기준 주소가 들어 있는 레지스터

offset = 기준 주소에 더해질 상수

최종 주소 = base + offset

해당 주소의 32비트 워드를 읽어서 rd 에 저장

sw Instruction

sw rs2, offest(base)

rs2 = 저장할 값이 들어 있는 레지스터

base = 기준 주소가 들어 있는 레지스터

offset = base에 더해질 상수

최종 주소 = base + offset

rs2 의 값이 해당 주소의 워드 크기만큼 메모리에 저장됨

해당 메모리에 rs2에 있던 값이 저장됨

Byte-Addressable Memory

RISC-V는 바이트 단위 주소 지정을 사용함

메모리의 각 바이트 마다 고유한 주소가 붙음

하나의 워드(32비트) = 4 byte

word 주소가 1 증가하면 실제 byte 주소는 4 증가

그래서 word[2]는 세 번째 word고 실제로는 byte[8, 9, 10, 11]

Word 번호 * 4 = 시작 byte 주소



반응형

'지식 > 컴퓨터아키텍쳐' 카테고리의 다른 글

Machine Language  (0) 2025.10.16
Instructions(3)  (0) 2025.10.07
Instruction(2)  (0) 2025.10.07
Computer Abstractions and Technology(2)  (0) 2025.10.07
Computer Abstractions and Technology(1)  (0) 2025.10.07